電路設(shè)計(jì)中dummy的作用、MOS管的dummy解析-KIA MOS管

IC版圖設(shè)計(jì)dummy的作用

在IC版圖設(shè)計(jì)中除了要體現(xiàn)電路的邏輯或功能確保LVS驗(yàn)證正確外，還要增加一些與LVS（電路匹配）無(wú)關(guān)的圖形，以減小中間過(guò)程中的偏差，我們通常稱(chēng)這些圖形為dummy layer。

dummy layer的用途：

1、保證可制造性，防止芯片在制造過(guò)程中由于曝光過(guò)渡或不足而導(dǎo)致的蝕刻失?。喝缭趖apeout的時(shí)候會(huì)檢查芯片的density，插入dummy metal、dummy poly、dummy diff等；

2、避免由于光刻過(guò)程中光的反射與衍射而影響到關(guān)鍵元器件物理圖形的精度進(jìn)又而影響其size：如在模擬電路的電阻、電容陣列外圍加上dummy res和dummy cap等，以及關(guān)鍵MOS附近加dummy MOS等；

3、避免芯片中的noise對(duì)關(guān)鍵信號(hào)的影響，在關(guān)鍵信號(hào)的周?chē)由蟙ummy routing layer后者dummy元器件：

如對(duì)于某些易受干擾的信號(hào)線除了盡量減小其走線長(zhǎng)度外，還應(yīng)該在其走線的左右和上下都加上dummy metal/poly并接地，保證其不受noise的影響。在cap外圍加dummy cap也有類(lèi)似的作用。

CMOS器件版圖中的dummy圖形

1、MOS　dummy

在MOS兩側(cè)增加dummy poly，避免Length受到影響。對(duì)NMOS先加P type guard ring　連接VSS，接著加N　type guard ring　連接VDD。

對(duì)PMOS先加N type 連接VDD，接著加P　type連接VSS。拆分MOS應(yīng)為偶數(shù)根，Source端與四周guar ring就近連接。比如拆分NMOS為偶數(shù)根， 連接VSS的端在外側(cè)并直接與四周guard ring相連。

2、RES　dummy

類(lèi)似于MOS　dummy方法增加dummy，　有時(shí)會(huì)在四周都加上。在poly/diff 電阻下面增加nwell　減輕noise　對(duì)電阻的影響，nwell連接高電位與sub反偏。

Nwell電阻四周加sub cont　連接VSS。Nwell電阻為了降低光照使電阻阻值下降的影響，在上面覆蓋metal并連接高電位。其次為給nwell電阻足夠的margin　通常nwell寬度5-6um。

3、CAP dummy

增加dummy方法類(lèi)似，用Nwell阻擋相自于substrate的noise，Nwell接高電位與sub 反偏。

4、關(guān)鍵走線與左右或上下走線的屏蔽采用相同層或中間層連接VSS來(lái)處理。

MOS管的Dummy

在MOS管的兩側(cè)增加Dummy POly,避免柵的長(zhǎng)度受到影響,如下圖所示。

ADR510ART-R2當(dāng)要加保護(hù)環(huán)時(shí),對(duì)NMOS管先加P型保護(hù)環(huán)連接到地,接著加N型保護(hù)環(huán)連接到電源。對(duì)PMOS先加N型保護(hù)環(huán)連接到電源,接著加P型保護(hù)環(huán)連接到地。  

電阻和電容的Dummy

類(lèi)似于MOs的Dummy方法,有時(shí)會(huì)在四周都增加Dummy。在多晶或擴(kuò)散區(qū)電阻的下面增加N阱可以減輕噪聲對(duì)電阻的影響,N阱連接高電位與襯底反偏,如圖所示。

為了降低光照使電阻阻值下降的影響,應(yīng)在N阱電阻上面覆蓋金屬并連接高電位。

電容增加Dummy方法與MOs管類(lèi)似,N阱用于阻擋來(lái)自襯底的噪聲,N阱接高電位,而襯底則反偏,如圖所示。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1

請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供  MOS管  技術(shù)幫助